危機分☆本斥但大
@steve_chen
討厭
Wed, Sep 10, 2025 9:42 AM
再度幹譙：某些做類比的同事，對他所設計的 IP 的 I/O 命名真的跟屎一樣..... (angry)
危機分☆本斥但大
@steve_chen
覺得
Wed, Sep 10, 2025 9:50 AM
一個 IP 裡有兩套類似的電路，有著兩套類似的數位控制輸入、類比訊號輸入、以及輸出訊號，那 I/O 命名要很類似應該很合理吧，至少應該要有個規則，容易讓人辨識它們是同一組的吧
危機分☆本斥但大
@steve_chen
Wed, Sep 10, 2025 9:52 AM
Wed, Sep 10, 2025 10:01 AM
結果.....
電路 1 的訊號名稱結尾，部分被命名為 1、部分被命名為 L.....
電路 2 的訊號名稱結尾，部分被命名為 2、部分被命名為 H.....
危機分☆本斥但大
@steve_chen
討厭
Wed, Sep 10, 2025 9:58 AM
你他X的你知道你這種反人類的命名，林北在寫 verilog 接線跟寫 spec 時有多痛苦嗎？ (angry)
kid@專心養病
@kid8170
Wed, Sep 10, 2025 10:02 AM
rîch1ïû
@richliu
Wed, Sep 10, 2025 10:14 AM
verilog 沒有 alias 嗎？
深海雜質海星
@SmokingPC
Wed, Sep 10, 2025 10:37 AM
危機分☆本斥但大 :

我懂，我這邊也遇到一堆人喜歡用縮寫堆function name還堆到二十幾個字。五六個縮寫湊在同一個名字裡他媽的誰看得懂...........
載入新的回覆