-ミウ-@社畜ing
我實在不懂verilog
-ミウ-@社畜ing
https://images.plurk.com/3La5Vzaj0mLfryRCuz9TEA.png 為甚麼她看不懂
顯卡@雪民戰爭勝利!
呼叫雪音
爆裂§亞果JJ教教徒
有這個運算符ㄇ
-ミウ-@社畜ing
我完全忘記怎麼用這東西debug了(滾動
†宇治†🦊⚔️
我記得不能用<= 也沒有counter 忘光ㄌ
路子@虎鯨海豹飼育員
沒有<=的樣子?
-ミウ-@社畜ing
我把它丟進initial就沒問題了 搞不懂
-ミウ-@社畜ing
assign out = in1 正確
A = in1
assign out = A 錯誤
我快瘋了
路子@虎鯨海豹飼育員
我想起來了 好像是是不是時序電路的差別
-ミウ-@社畜ing
路子@虎鯨海豹飼育員 : <= =就是同時做跟分開坐的差別
-ミウ-@社畜ing
A = 4'b0; assign out = A; 正確
到底為甚麼用到input就會XX
-ミウ-@社畜ing
直接assign input就沒問題 運算我看起來也都沒寫錯 直接cat也會出錯 今天晚上我真的交的出去嗎
-ミウ-@社畜ing
看到e10我整個都e04了啦
載入新的回覆